泉州建设网站猎头公司是啥意思

泉州建设网站,猎头公司是啥意思,怎么把做的网站放到腾讯云里面,wordpress站点跟换域名1.体系结构分类 1.1 按处理机的数量进行分类 按处理机的数量进行分类:单处理系统(一个处理单元和其他设备集成)、并行处理系统(两个以上的处理机互联)分布式处理系统(物理上远距离且松耦合的多计算机系统) 1.2 Flynn分类 分类有两个因素#xff0c;即指令流和数据流#…1.体系结构分类1.1 按处理机的数量进行分类按处理机的数量进行分类:单处理系统(一个处理单元和其他设备集成)、并行处理系统(两个以上的处理机互联)分布式处理系统(物理上远距离且松耦合的多计算机系统)1.2 Flynn分类分类有两个因素即指令流和数据流指令流由控制部分处理每一个控制部分处理一条指令流多指数据流由处理器来处理每一个处令流就有多个控制部分:理器处理一条数据流多数据流就有多个处理器;至于主存模块是用来存储的存储指令流或者数据流因此无论是多指令流还是多数据流都需要多个主存模块来存储对于主存模块指令和数据都一样。现在的多核计算机就是多处理器多指令SISD(单指令单数据流Single Instruction Single Data)SIMD(单指令多数据流Single Instruction Multiple Data)MISD(多指令单数据流,不存在)MIMD(多指令多数据流)依据计算机特性是由指令来控制数据的传输因此一条指令可以控制一条或多条数据流但一条数据流不能被多条指令控制否则会出错就如同上级命令太多还互相冲突不知道该执行哪个因此多指令单数据MISD不可能2.指令系统2.1 计算机指令的组成计算机指令的组成:一条指令由操作码和操作数两部分组成操作码决定要完成的操作操作数指参加运算的数据及其所在的单元地址。在计算机中操作要求和操作数地址都由二进制数码表示分别称作操作码和地址码整条指令以二进制编码的形式存放在存储器中。2.2 计算机指令执行过程计算机指令执行过程: 取指令一一分析指令–执行指令三个步骤首先将程序计数器PC中的指令地址取出送入地址总线CPU依据指令地址去内存中取出指令内容存入指令寄存器IR;而后由指令译码器进行分析分析指令操作码;最后执行指令取出指令执行所需的源操作数。是的计算机指令的执行过程通常可以分为三个基本阶段这就是经典的指令周期Instruction Cycle1.取指令Fetch Instruction目的从内存中取出下一条要执行的指令。过程CPU 中的程序计数器PC保存着下一条指令在内存中的地址。控制单元根据 PC 的值向内存发出读取请求。内存将对应地址的指令送回 CPU并存入指令寄存器IR。取完后PC 自动更新为下一条指令的地址通常是加当前指令长度。2.分析指令Decode Instruction目的理解指令的含义确定需要哪些操作和操作数。过程控制单元对 IR 中的指令进行译码Decode。分析出操作码Opcode和操作数Operand。操作码决定要执行的操作类型如加法、跳转等。操作数可能来自寄存器、内存或立即数需确定其来源和地址。3.执行指令Execute Instruction目的完成指令指定的操作。过程根据操作码ALU算术逻辑单元或其他功能部件执行相应操作。如果是算术/逻辑运算则 ALU 进行计算如果是数据传送则在寄存器与内存之间移动数据如果是跳转指令则修改 PC 的值以改变程序流程。执行结果通常写回寄存器或内存。补充说明现代处理器为了提高效率常采用以下技术流水线Pipelining让多个指令的不同阶段同时进行如一条在执行另一条在译码第三条在取指。多发射 / 超标量一个周期内取指并执行多条指令。乱序执行不严格按照程序顺序执行只要数据依赖允许就提前执行。但无论架构如何复杂取指 → 译码 → 执行始终是指令处理的核心逻辑。2.3 指令寻址方式顺序寻址方式:当执行一段程序时是一条指令接着一条指令地顺序执行跳跃寻址方式:指下一条指令的地址码不是由程序计数器给出而是由本条指令直接给出。程序跳跃后按新的指令地址开始顺序执行。因此程序计数器的内容也必须相应改变以便及时跟踪新的指令地址。一、顺序寻址方式Sequential Addressing特点程序按存储在内存中的物理顺序逐条执行。下一条指令的地址由程序计数器PC自动加当前指令长度得到。工作过程CPU 执行当前指令PC 自动指向下一条指令通常是PC ← PC 指令字长下次取指时从新的 PC 地址读取指令。适用场景大多数常规代码段如赋值、算术运算等都采用顺序执行。✅ 顺序寻址是程序执行的“默认模式”。二、跳跃寻址方式Jump / Branch Addressing特点下一条要执行的指令地址不是PC1而是由当前指令本身直接或间接提供。导致程序执行流程发生“跳转”转移打破顺序执行。实现机制当前指令的操作数字段中包含一个目标地址或偏移量执行该指令时CPU 将该地址加载到 PC 中后续指令将从这个新地址开始顺序执行。常见类型类型说明无条件跳转JMP总是跳转到指定地址条件跳转如 BEQ, BNE根据标志位如零标志、进位标志决定是否跳转子程序调用/返回CALL / RET跳转到子程序入口并保存返回地址对 PC 的影响跳跃指令执行后PC 被强制修改为目标地址不再是自增结果。✅ 跳跃寻址是实现循环、分支、函数调用等高级控制结构的基础。三、两者关系一个完整程序 顺序执行为主 跳跃执行为辅。即使在跳跃之后程序通常又回到顺序寻址模式从新地址开始逐条执行。现代 CPU 的分支预测技术就是为了优化跳跃寻址带来的流水线中断问题。示例简化汇编0x100: ADD R1, R2 ; 顺序执行 → PC 变为 0x104 0x104: CMP R1, #0 ; 顺序执行 → PC 变为 0x108 0x108: BEQ 0x120 ; 条件跳转若 R10则 PC ← 0x120否则 PC ← 0x10C 0x10C: SUB R1, #1 ; 顺序执行未跳转时 ... 0x120: MOV R3, #99 ; 跳转目标地址从此处继续顺序执行总结寻址方式下一条指令地址来源是否改变 PC典型用途顺序寻址PC 自动递增否自动更新常规语句跳跃寻址当前指令给出是强制修改分支、循环、函数2.4 指令操作数的寻址方式立即寻址方式:指令的地址码字段指出的不是地址而是操作数本身直接寻址方式:在指令的地址字段中直接指出操作数在主存中的地址。间接寻址方式:指令地址码字段所指向的存储单元中存储的是操作数的地址寄存器寻址方式:指令中的地址码是寄存器的编号。基址寻址方式:将基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址其优点是可以扩大寻址能力。变址寻址方式:变址寻址方式计算有效地址的方法与基址寻址方式很相似它是将变址寄存器的内容加上指令中的形式地址而形成操作数的有效地址。你总结得非常准确这些确实是计算机组成原理中指令操作数的常见寻址方式。下面我将对这四种基本方式做系统梳理并补充一些细节、示意图文字版和对比帮助你更深入理解。1.立即寻址Immediate Addressing特点操作数直接包含在指令中。格式操作码 | 立即数操作数本身示例伪汇编MOV R1, #25 ; 将十进制数 25 直接送入寄存器 R1优点速度快无需访存。缺点操作数大小受指令长度限制。注意常用于初始化、常量赋值。✅关键点地址码字段 操作数不是地址2.直接寻址Direct Addressing特点指令中的地址字段直接给出操作数在主存中的地址。格式操作码 | 主存地址 A执行过程CPU 用地址 A 访问内存 → 取出操作数。示例LOAD R1, 1000 ; 将内存地址 1000 处的数据加载到 R1访存次数1 次取操作数。缺点地址范围受限于地址字段位数程序不便于重定位。✅关键点地址码 操作数的内存地址。3.间接寻址Indirect Addressing特点指令中的地址字段指向一个内存单元该单元中存储的是操作数的地址。执行过程从指令取得地址 A访问内存[A] → 得到真正的操作数地址 B再访问内存[B] → 得到操作数。访存次数2 次甚至更多若多级间接。示例概念指令: LOAD R1, 2000 内存[2000] 3000 内存[3000] 88 → R1 ← 88优点可实现动态地址、指针、灵活的数据结构。缺点速度慢多次访存。✅关键点地址码 → 存的是“地址的地址”。 可扩展为多重间接寻址如***ptr但现代体系结构较少使用。4.寄存器寻址Register Addressing特点操作数位于CPU 的寄存器中指令中给出寄存器编号。格式操作码 | 寄存器号如 R2示例ADD R1, R2, R3 ; R1 ← R2 R3优点速度极快寄存器访问比内存快得多指令字较短寄存器编号只需 few bits。应用几乎所有现代指令集如 ARM、x86、RISC-V都大量使用寄存器寻址。✅关键点地址码 寄存器编号操作数在寄存器中。 对比总结表寻址方式操作数位置是否需要访存速度典型用途立即寻址指令中立即数否⚡ 最快常量、初始化寄存器寻址CPU 寄存器否⚡ 快高频运算、临时变量直接寻址主存地址已知是1次中全局变量、静态数据间接寻址主存地址在内存是≥2次慢指针、动态数据结构 补充说明除了上述四种还有其他常见寻址方式例如寄存器间接寻址寄存器中存的是内存地址如MOV R1, [R2]。变址寻址 / 基址寻址地址 基址寄存器 偏移量用于数组、结构体。相对寻址地址 PC 偏移量常用于跳转指令。堆栈寻址操作数在栈顶如PUSH,POP。注意区分指令寻址方式控制流如顺序/跳跃 vs操作数寻址方式数据流如立即/直接等——它们解决不同问题。2.5 CISC和RISC区别CISC是复杂指令系统兼容性强指令繁多、长度可变由微程序实现RISC 是精简指令系统,指令少使用频率接近主要依靠硬件实现(通用寄存器硬布线逻辑控制)以下是它们的核心区别✅ 一、基本思想对比特性CISCRISC设计哲学“用复杂的指令完成更多工作”硬件做更多“用简单的指令高效组合完成任务”编译器做更多目标减少程序指令条数提高编程效率简化硬件控制提高指令执行速度✅ 二、核心区别详解对比维度CISCRISC1. 指令数量指令集庞大数百甚至上千条如 x86 有 1000 条指令集精简通常 100 条如 ARM、RISC-V 常用指令约 50–80 条2. 指令长度变长指令不同指令占用不同字节数定长指令如 32 位固定长度便于流水线处理3. 指令功能单条指令可完成复杂操作如MUL直接完成内存→寄存器乘法每条指令只完成简单操作如LOAD → MUL → STORE分三步4. 寻址方式支持多种寻址方式10种直接、间接、基址、变址、堆栈等寻址方式少通常 2–5 种主要用寄存器偏移量5. 操作数来源可直接对内存操作如ADD [A], [B]Load/Store 架构只有LOAD和STORE访存运算只能在寄存器间进行6. 执行周期指令执行时间不等1~几十个时钟周期大多数指令单周期执行利于流水线优化7. 控制方式大量使用微程序控制Microcode多采用硬布线控制Hardwired速度快8. 寄存器数量寄存器较少如 x86 早期仅 8 个通用寄存器寄存器较多如 ARM 有 16 个RISC-V 可扩展9. 编译器角色编译器较简单硬件承担复杂性编译器需高度优化调度指令、分配寄存器10. 典型代表Intel x86 / x86-64如 Core i7、AMD RyzenARM、RISC-V、MIPS、PowerPC、SPARC✅ 三、优缺点对比 CISC 优点指令功能强程序代码密度高节省内存对早期编译器友好适合手工汇编编程。 CISC 缺点指令执行时间不一致难以流水线化控制逻辑复杂功耗高设计难度大很多复杂指令实际使用率极低“20% 指令完成 80% 工作”。 RISC 优点指令规整易于流水线、超标量、乱序执行硬件设计简洁功耗低频率高适合现代编译器优化。 RISC 缺点程序体积较大需多条简单指令对编译器要求高。✅ 四、现代融合趋势虽然 CISC 与 RISC 曾泾渭分明但如今已出现融合x86CISC内部采用 RISC 思想Intel/AMD 将复杂 x86 指令在 CPU 内部动态翻译为微操作µops再用类 RISC 的超标量引擎执行。RISC 也在增强功能ARMv8、RISC-V 扩展了向量指令SIMD、原子操作等提升单指令能力。结论现代高性能处理器无论标称 CISC 或 RISC底层都借鉴了对方的优点。✅ 五、一句话总结CISC让指令更聪明RISC让硬件更高效。2.6 指令流水线指令流水线原理: 将指令分成不同段每段由不同的部分去处理因此可以产生叠加的效果所有的部件去处理指令的不同段RISC中的流水线技术(1) 超流水线 (super Pipe Line) 技术。它通过细化流水、增加级数和提高主频使得在每个机器周期内能完成一个甚至两个浮点操作。其实质是以时间换取空间(2) 超标量 (super Scalar) 技术。它通过内装多条流水线来同时执行多个处理其时钟频率虽然与一般流水接近却有更小的CPI。其实质是以空间换取时间(3) 超长指令字 (Very Long Instruction WordVLIW) 技术VLIW 和超标量都是20 世纪80 年代出现的概念其共同点是要同时执行多条指令其不同在于超标量依靠硬件来实现并行处理的调度VLIW 则充分发挥软件的作用而使硬件简化性能提高。非常好您提到的这三项技术是RISC架构中实现指令级并行ILP的关键技术它们共同目标是在一个时钟周期内执行更多的指令从而提高CPU的吞吐率。我将对它们进行详细解析和对比并补充它们之间的关系和现代应用。1. 超流水线技术核心思想将传统流水线的每一级如取指、译码、执行、访存、写回进一步细分为更简单的多个微阶段。例如一个5级流水线可以被细分为10级甚至更多。工作原理因为每个阶段做的事情更少了所需的逻辑门电路更少延迟更短。主频得以大幅提高时钟周期变短。虽然单条指令完成的总时间延迟可能没有减少甚至因级间寄存器开销而略有增加但由于流水线更“深”吞吐率单位时间内完成的指令数显著提升。特点与比喻“以时间换空间”这里的“空间”主要指硬件复杂度。它没有增加硬件执行单元的数量而是通过更深的流水线时间维度上的切割来提高并发度硬件相对简单。比喻像一条很长的装配线每个工人流水级只做一个极其简单的动作如拧一个螺丝整条线流动速度很快但同时有大量产品指令在线上。挑战流水线冒险加剧数据冒险、控制冒险的影响更大因为一条指令的结果需要更多周期才能传递给下一条指令。分支预测失败惩罚高昂如果分支预测错误需要清空更深的流水线浪费大量时钟周期。高频带来高功耗和发热。2. 超标量技术核心思想在CPU内部集成多个相同功能的执行单元如多个ALU、多个加载/存储单元并配备多套取指、译码电路从而在每个时钟周期内同时发射并执行多条独立指令。工作原理硬件通常是调度器在运行时动态检查指令间的依赖关系。将无关的指令同时送到不同的执行单元去并行执行。目标是让IPC每周期指令数 1。特点与比喻“以空间换时间”这里的“空间”指硬件资源。通过复制硬件单元空间上的扩张来实现并行对编译器要求相对较低由硬件动态调度。比喻像一个有多条并行装配线的工厂每条线都可以独立工作只要原料独立指令充足就能同时生产多个产品。挑战硬件复杂度高需要复杂的依赖检测硬件、寄存器重命名机制和结果提交逻辑。功耗和芯片面积较大。3. 超长指令字技术核心思想将并行化的责任从硬件转移给编译器。编译器在编译时就将多个可以并行执行的操作“打包”成一条超长的指令比如128位或256位。这条长指令字中的每一个字段直接控制一个特定的功能单元。工作原理编译器进行静态调度它需要在编译时完全确定指令间的依赖关系和可并行性。生成的二进制代码中一条VLIW指令就包含了对多个功能单元的微操作。CPU的硬件非常简单取到一条VLIW指令后几乎不需要译码和动态调度直接将其不同字段送到对应的执行单元即可。特点与比喻“软件决定并行硬件简单执行”硬件得到了极大简化没有复杂的动态调度器理论上能效比很高。但所有并行化的智慧都前置到了编译器。比喻像一个严格按照脚本演出的交响乐团。作曲家编译器已经写好了总谱VLIW指令规定好了每个乐器功能单元在每一拍做什么。乐队成员CPU硬件只需严格按照乐谱同步演奏即可无需自己决定何时该演奏。挑战二进制代码兼容性差为一种VLIW机器特定数量的功能单元编译的程序在另一种功能单元数量或布局不同的VLIW机器上可能无法运行或性能极差。编译器技术极其复杂需要非常强大的静态调度、预测和优化能力。处理运行时不确定性能力弱如缓存缺失、分支预测错误的延迟难以在编译时精确安排容易导致功能单元闲置。三者对比与关系特性超流水线超标量超长指令字并行实现方式时间维度细分加深流水线空间维度复制多套硬件动态调度编译器静态打包硬件直接派发关键角色硬件设计微架构硬件动态调度器编译器核心目标提高主频和流水线吞吐率每个周期发射/执行多条指令每个周期发射/执行多条指令且硬件简单硬件复杂度中等非常高调度逻辑复杂非常低执行部分软件/编译器角色常规优化常规优化但硬件兜底决定性作用负责所有并行调度主要挑战冒险惩罚大高频设计难功耗、面积、设计复杂度二进制兼容性差编译器难度大典型代表早期高主频RISC CPU如MIPS R4000现代通用CPU核心如Intel/AMD的x86核心 ARM Cortex-A系列专用领域处理器如TI的DSP C6000系列 Intel Itanium的部分设计思想现代架构中的融合在现代高性能CPU无论是RISC还是CISC中这些技术不是孤立的而是高度融合的超标量是基础几乎所有高性能通用CPU内核都是超标量的如一个内核内有4个ALU2个Load/Store单元等。超流水线是支撑这些超标量内核的每条流水线本身也是超流水的可能长达15-20级以支持高主频。VLIW思想的影响虽然纯VLIW在通用计算领域不成功主要因兼容性问题但其“静态调度硬件简化”的思想在特定领域大放异彩DSP数字信号处理器算法规整并行性易于静态分析。GPU图形处理器其SIMT单指令多线程执行模型可以看作是VLIW的一种变体或思想延伸由编译器/驱动协助组织大量线程的并行执行。现代CPU的宏融合与微指令x86 CPU将CISC指令译码为多个类似RISC的微操作μops并在前端有时将相关的μops“融合”成一条更宽的内部操作这带有VLIW的思想痕迹。总结超流水线是纵向深化追求流水线的高速流动。超标量是横向扩展追求同一时刻的多任务并行。VLIW是软硬协同的静态并行方案追求极致的硬件效率。RISC架构因其指令规整、格式固定的特点天生就比传统的CISC更适合实现这些高级流水线技术这也是RISC能在性能竞赛和能效比上取得巨大成功的重要原因。而现代CPU设计的艺术正在于如何平衡和融合这些技术以应对通用计算中复杂的指令流和不确定性。2.7 流水线时间计算流水线周期:指令分成不同执行段其中执行时间最长的段为流水线周期流水线执行时间:1条指令总执行时间 (总指令条数-1)*流水线周期。流水线吞吐率计算:吞吐率即单位时间内执行的指令条数。公式:指令条数/流水线执行时间。流水线的加速比计算:加速比即使用流水线后的效率提升度即比不使用流水线快了多少倍越高表明流水线效率越高公式:不使用流水线执行时间/使用流水线执行时间当然可以我们来系统地讲解流水线周期和流水线执行时间这两个关键概念并通过例子帮助你理解它们之间的区别与联系。1.什么是流水线Pipeline在计算机体系结构中指令流水线是一种将一条指令的执行过程划分为多个阶段如取指 IF、译码 ID、执行 EX、访存 MEM、写回 WB使得多条指令可以重叠执行的技术。目标提高指令吞吐率Throughput而不是单条指令的执行速度。2.流水线周期Pipeline Cycle Time定义流水线中每个阶段推进一次所需的时间也称为时钟周期。决定因素等于所有流水段中最长一段的执行时间加上寄存器延迟等小开销。流水线周期 max ⁡ ( 各段执行时间 ) 锁存器/寄存器延迟 \text{流水线周期} \max(\text{各段执行时间}) \text{锁存器/寄存器延迟}流水线周期max(各段执行时间)锁存器/寄存器延迟为什么是最长段因为所有段必须在同一个时钟节拍下同步工作。慢的段决定了整体节奏快的段只能“等待”。✅类比工厂流水线每5分钟传送一次产品哪怕某个工位2分钟就干完了也得等到5分钟才能传给下一站。3.流水线执行时间Total Execution Time定义从开始执行第1条指令到最后一条指令完成所经历的总时间。计算公式理想无停顿情况下总执行时间 ( 流水线级数 指令条数 − 1 ) × 流水线周期 \text{总执行时间} (\text{流水线级数} \text{指令条数} - 1) \times \text{流水线周期}总执行时间(流水线级数指令条数−1)×流水线周期或写作T total ( k n − 1 ) ⋅ τ T_{\text{total}} (k n - 1) \cdot \tauTtotal​(kn−1)⋅τ其中k kk流水线级数段数n nn指令条数τ \tauτ流水线周期举例说明假设一个5级流水线IF, ID, EX, MEM, WB每段原始时间为阶段IFIDEXMEMWB时间2ns3ns4ns3ns2ns步骤1确定流水线周期τ max ⁡ ( 2 , 3 , 4 , 3 , 2 ) 4 ns \tau \max(2, 3, 4, 3, 2) 4 \text{ ns}τmax(2,3,4,3,2)4ns忽略寄存器延迟简化计算所有阶段都按 4ns 对齐快的阶段会空闲。步骤2计算执行 10 条指令的总时间非流水线方式顺序执行每条指令耗时23432 14 ns10 条指令10 × 14 140 ns流水线方式总时间 (5 10 - 1) × 4 14 × 4 56 ns吞吐率 ≈ 1 条 / 4 ns稳态后加速比 140 / 56 ≈2.5 倍理想最大加速比趋近于流水线级数 5但受填充/排空影响三、关键区别总结项目流水线周期流水线执行时间含义每个时钟节拍的长度执行所有指令所需的总时间单位时间如 ns时间如 ns决定因素最慢流水段指令数量 流水线级数 流水线周期类比工厂传送带每5分钟动一次从第一台手机开始组装到最后一台包装完成的总耗时公式τ max ⁡ ( 段时间 ) \tau \max(\text{段时间})τmax(段时间)T ( k n − 1 ) ⋅ τ T (k n - 1) \cdot \tauT(kn−1)⋅τ注意事项实际中会有停顿Stall由于数据冒险、控制冒险等流水线可能插入“气泡”Bubble导致实际执行时间 理论值。流水线深度不是越深越好虽然理论上级数越多加速比越高但每级变短 → 寄存器开销增加分支预测错误代价更大功耗和复杂度上升流水线周期 ≠ 指令平均执行时间在稳态下平均每条指令耗时 ≈ 流水线周期但首尾指令有“填充”和“排空”开销。一句话总结流水线周期是“心跳节拍”由最慢环节决定流水线执行时间是“总工期”取决于指令数量、流水线深度和这个节拍。流水线执行时间解释1. 基本设定k 流水线的段数阶段数n 需要执行的指令总数Δt 流水线周期时钟周期2. 关键观察流水线填充与排空流水线就像一条指令的流水线第1条指令需要k 个周期才能走完全部 k 段之后每个周期完成一条新指令当流水线充满时最后一条指令同样需要k 个周期才能完成3. 图解推导情况k4 段n6 条指令时空图时间轴以周期为单位周期: 1 2 3 4 5 6 7 8 9 I1: S1 S2 S3 S4 I2: S1 S2 S3 S4 I3: S1 S2 S3 S4 I4: S1 S2 S3 S4 I5: S1 S2 S3 S4 I6: S1 S2 S3 S4关键观察I1 在周期4完成需要k4个周期I6 在周期9完成总周期数 9模式第一个指令完成需要 k 个周期后面还有 (n-1) 条指令每条需要1个周期完成。所以总周期数 k (n-1) 4 5 94. 公式推导方法一时间轴计数设第一条指令在第1个周期开始第1周期I1进入S1第k周期I1完成经过k个周期第k1周期I2完成第一条完成后下一个周期就完成下一条…第k(n-1)周期In完成所以完成所有指令需要k (n-1)个周期每个周期时间 Δt因此[T_{\text{总}} [k (n-1)] \times \Delta t]方法二流水线状态分析填充阶段前 (k-1) 个周期流水线逐渐填满稳定阶段第 k 到第 (kn-1) 个周期每个周期完成一条指令更直观从第1周期到第(kn-1)周期正好是[\text{总周期数} (kn-1)]因为第1条指令占据周期 1 到 k第n条指令占据周期 n 到 (kn-1)最小周期数是 kn-1。5. 为什么不是 n × k如果没有流水线总时间 n × (k × Δt)但流水线的关键优势是重叠执行第一条指令完成需要 k×Δt之后每隔 Δt 就有一条新指令完成而不是等待 k×Δt所以节省的时间是重叠带来的。