东莞凤岗网站建设html网页生成工具

东莞凤岗网站建设,html网页生成工具,阿里巴巴网站制作,撰写网站专题活动策划方案计算机组成原理复习要点 课程摘要 本次复习主要围绕计算机组成原理的各个章节展开#xff0c;包括存储系统、指令系统、中央处理器、输入输出系统等。其中#xff0c;存储系统部分重点讲解了主存储器、外部存储器以及存储系统的性能指标#xff1b;指令系统部分强调了指令格…计算机组成原理复习要点课程摘要本次复习主要围绕计算机组成原理的各个章节展开包括存储系统、指令系统、中央处理器、输入输出系统等。其中存储系统部分重点讲解了主存储器、外部存储器以及存储系统的性能指标指令系统部分强调了指令格式、寻址方式以及CISC和RISC的对比中央处理器部分则详细介绍了CPU的功能、执行过程、流水线以及异常和中断的处理输入输出系统部分则重点讲解了IO接口、IO端口以及IO控制方式等。同时还对各章节的易混概念和易错点进行了梳理并强调了计算题和概念题的重要性提醒考生在复习过程中要重点关注这些内容。分段知识点总结计算机组成原理核心知识体系第一章计算机系统概述1.1 冯·诺依曼体系结构硬件组成主机CPU运算器控制器主存储器外部设备辅存储器I/O系统核心特征存储程序原理指令与数据以同等地位存于存储器指令执行流程取指→分析→执行→回写核心部件MAR地址寄存器、MDR数据寄存器存储单元结构存储元件→存储单元→存储体层级关系1.2 软件分类系统软件操作系统、编译程序、数据库管理系统如DMIS应用软件专用应用程序如办公软件编程语言层级机器语言二进制指令硬件直接执行汇编语言符号化指令需汇编器转换高级语言跨平台抽象语言需编译器/解释器编译与解释区别编译程序一次性翻译全部代码生成目标程序解释程序逐条翻译并立即执行1.3 性能指标关键指标计算公式指标 公式 单位 说明CPI 总时钟周期数/指令数 周期/指令 单指令平均耗时MIPS 指令数/(执行时间×10^6 ) 百万条/秒 每秒执行百万指令数吞吐量 单位时间内完成任务量 任务/秒 系统综合处理能力易错点时钟周期特指CPU时钟周期非系统时钟基准程序用于评估系统实际性能的测试集固件(Firmware)具有软件特性的硬件如BIOS真题示例2017年统考真题第20题考察CPI计算第二章数据的表示与运算2.1 数据转换与编码进制转换方法ststart: 开始op1operation: 整数转换除基取余法(逆序排列)op2operation: 小数转换乘基取整法(顺序排列)eend: 输出结果st-op1-est-op2-e乘积取整法小数部分重复×2取整数位作为结果BCD码已删除不考标星内容2.2 定点数表示编码对比表编码类型 零的表示 数值范围n位 特殊性原码 0 / -0两种 -(2(n-1)-1)~2(n-1)-1 符号位独立反码 0 / -0两种 同原码 负数取反补码 唯一表示 -2(n-1)~2(n-1)-1 符号位参与运算移码 唯一表示 -2(n-1)~2(n-1)-1 浮点数阶码专用补码快速取负从低位向高位扫描保留第一个”1”及其右侧所有位左侧全部取反例00110100 → 11001100取负2.3 浮点数IEEE754标准32位格式31 30-23 22-0| S | 阶码E | 尾数M |偏置值12732位规格化尾数隐藏前导11.M特殊值E0且M0±0E255且M≠0NaNE255且M0±∞浮点运算步骤对阶小阶向大阶对齐尾数加减结果规格化舍入处理关键点左规/右规判断依据为尾数溢出情况2.4 运算电路与移位算术移位规则编码 左移 右移原码 符号位不变空位补0 符号位不变空位补0补码 符号位不变空位补0 符号位不变空位补符号位反码 符号位不变空位补符号位 符号位不变空位补符号位溢出判断方法符号位进位C_s与最高数值位进位C_1异或OFC_s⊕C_1双符号位检测01表示上溢10表示下溢2.5 数据存储与对齐字节序模式类型 地址分配规则 应用场景小端 低有效字节存低地址0x1122 → 22 11 x86架构主流大端 高有效字节存低地址0x1122 → 11 22 网络传输、PowerPC边界对齐原则数据地址必须是其类型长度的整数倍如4字节int需从4的倍数地址开始真题示例- 34题小端存储数据提取- 43题标志位综合应用CF、OF等第三章存储系统3.1 存储层次结构多级存储体系graph LRA[CPU寄存器] -- B[Cache] B -- C[主存DRAM] C -- D[磁盘/SSD] C -- E[光盘等]性能优化目标Cache-主存层解决CPU与主存速度差异硬件自动管理主存-辅存层解决容量不足OS参与管理3.2 半导体存储器DRAM vs SRAM对比特性 DRAM SRAM存储原理 电容电荷 触发器刷新需求 需定期刷新异步刷新为主 无需刷新速度 较慢 快成本 低 高应用场景 主存 Cache破坏性读出 是 否刷新方式集中刷新固定时间段集中刷新产生”死区”分散刷新周期分散到每个存取周期异步刷新刷新间隔均匀分布主流方式3.3 Cache映射策略地址结构划分| 标记Tag | 组号Index | 块内偏移Offset |映射方式对比方式 映射规则 冲突率 硬件成本直接映射 块号 mod Cache组数 高 低组相联 块可放入同一组内任意行 中 中全相联 块可放入Cache任意位置 低 高替换算法LRULeast Recently Used计数器记录访问时间淘汰最久未使用计数器位数 log_2 (组相联路数)FIFO按调入顺序淘汰随机随机选择淘汰块写策略ststart: 写请求cond1condition: 命中op1operation: 写命中策略- 写直达(Write-through)- 写回(Write-back)op2operation: 写不命中策略- 写分配(Write-allocate)- 非写分配(No-write-allocate)eend: 完成st-cond1cond1(yes)-op1-econd1(no)-op2-e关键点写回法需设置脏位DirtyBit标识修改状态3.4 主存扩展技术芯片扩展方式类型 实现方法 地址线连接位扩展并联 数据线扩充 地址线并联字扩展串联 片选信号控制访问区域 地址线高位译码字位同时扩展 组合位扩展和字扩展 部分译码部分并联计算公式芯片总数 总容量/单芯片容量片选信号位数 log_2 (扩展后存储体数量)真题示例- 14题MAR位数计算- 17题芯片扩展综合计算第四章指令系统4.1 指令格式与寻址指令基本结构| 操作码 | 地址码 |地址码类型零地址操作数隐含如压栈/出栈一地址单操作数如自增或隐含目的地址二地址算术运算源目的操作数三地址RISC常用双源操作数目的地址寻址方式对比方式 有效地址计算 访存次数 应用场景立即寻址 EA指令中的立即数 1 常量赋值直接寻址 EA指令中的地址码 2 全局变量访问间接寻址 EA(地址码) 3 指针操作寄存器寻址 EA寄存器编号 1 高速数据访问基址寻址 EA基址寄存器偏移量 2 多道程序浮动变址寻址 EA变址寄存器基地址 2 数组遍历相对寻址 EAPC偏移量 2 条件跳转关键区别基址寄存器面向系统地址重定位变址寄存器面向用户数组处理4.2 CISC vs RISC架构对比表特性 CISC RISC指令数量 多200条 少100条指令长度 可变长 固定长寻址方式 复杂5种 简单≤3种通用寄存器 较少8-16个 较多≥32个控制实现 微程序控制为主 硬布线控制为主典型架构 x86 ARM/MIPS/RISC-V第五章中央处理器5.1 CPU核心部件运算器组成ALU算术逻辑单元通用寄存器组状态寄存器PSW数据暂存器控制器组成PC程序计数器IR指令寄存器ID指令译码器时序发生器微操作信号发生器5.2 指令流水线五级流水阶段取指(IF) → 译码(ID) → 执行(EX) → 访存(MEM) → 写回(WB)性能公式吞吐率TPn/T_k n指令数T_k总时间加速比ST_非流水/T_流水效率ηn个任务占时空区/k级流水总时空区冒险处理冒险类型 产生原因 解决方案结构冒险 资源冲突 增加资源/流水线停顿数据冒险 数据依赖 转发(Forwarding)/操作数缓存控制冒险 分支跳转 分支预测/延迟槽高阶流水技术技术类型 原理 CPI理论值超标量 并行发射多条指令 1理想情况超长指令字 编译器静态调度并行指令 1超流水 细分流水级提高频率 1但接近1第六章总线6.1 总线性能指标关键参数总线宽度数据线根数决定并行传输位数总线频率每秒传输周期数Hz总线带宽带宽宽度×频率×传输次数/周期公式BW×f×1/kk时钟周期数/次传输总线复用地址线与数据线共享物理线路减少线数但降低带宽6.2 总线结构拓扑类型单总线所有设备共享一条总线成本低易冲突双总线CPU-主存总线 I/O总线引入通道控制器三总线增加DMA专用总线优化高速外设访问真题示例桥接器在南北桥架构中的作用连接CPU总线与I/O总线第七章I/O系统7.1 I/O控制方式对比方式 CPU介入程度 数据传输单位 适用场景程序查询 全程轮询 字/字节 低速设备程序中断 等待中断 字/字节 中速设备DMA 仅初始/结束 数据块 高速设备通道 仅初始 I/O操作包 大型机系统7.2 中断机制中断响应流程中断请求设备发出中断信号中断判优硬件排队器确定优先级中断响应CPU执行隐指令硬件自动完成关中断保存断点PC入栈获取中断向量中断处理执行中断服务程序软件保护现场 → 开中断 → 执行服务 → 关中断 → 恢复现场 → 开中断 → 返回优先级规则不可屏蔽中断 可屏蔽中断DMA请求 I/O中断高速设备 低速设备输入设备 输出设备7.3 DMA技术DMA控制器结构主存地址寄存器AR字计数器WC数据缓冲寄存器BR控制逻辑传输方式方式 CPU暂停时间 总线控制权切换 适用场景CPU停止法 整个传输周期 完全移交 高速设备周期挪用 每次传输挪用1周期 动态切换 通用场景交替分时 无暂停周期均分 时钟周期交替 CPU负载轻时真题重点- 中断与DMA区别响应时机、处理主体- 37题DMA传输时间计算显示器参数关联显存带宽分辨率×颜色深度×刷新率颜色深度位数log_2 (灰度级别)如256色→8位